exits

勉強記録

トップ > FPGA

FPGA

RTL設計スタイルガイドのアンチパターンをやってみた

技術 FPGA AdventCalendar 回路 VerilogHDL Quartus ModelSim

はじめに この記事は 第2のドワンゴ Advent Calendar 2017 の6日目の記事です。 昨日は@urakawaさんでした。 10月から仕事でVerilog HDLを書いています。 ↓配属について一瞬だけ触れた記事 学生時代に1週間だけ書いたことはあったんですが、ほとんど入門者状…

第9回 FPGAエクストリーム・コンピューティング & 近況2

雑記 勉強会 FPGA aws HLS バイク 機械学習

FPGAX 行ってきました～というか来てますなう。 補欠の5番目くらいだったのが前々日に繰り上がって参加できました。 る #fpgax— る (@yue_roo) 2017年9月24日