exits

勉強記録

ModelSim

RTL設計スタイルガイドのアンチパターンをやってみた

はじめに この記事は 第2のドワンゴ Advent Calendar 2017 の6日目の記事です。 昨日は@urakawaさんでした。 10月から仕事でVerilog HDLを書いています。 ↓配属について一瞬だけ触れた記事 学生時代に1週間だけ書いたことはあったんですが、ほとんど入門者状…